

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-231346  
 (43)Date of publication of application : 22.08.2000

(51)Int.Cl. G09F 9/30  
 H05B 33/14  
 H05B 33/26

(21)Application number : 11-031385  
 (22)Date of filing : 09.02.1999


(71)Applicant : SANYO ELECTRIC CO LTD  
 (72)Inventor : FURUMIYA NAOAKI  
 OKUYAMA MASAHIRO

## (54) ELECTRO-LUMINESCENCE DISPLAY DEVICE

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide an EL display device that decreases the generation of a penetration current and that controls an increase in current consumption by suppressing fluctuation of threshold value caused by back channel generation of a complementary TFT arranged in a peripheral drive circuit area for driving an organic EL element of a display area by applying a potential to a cathode of the EL element.

**SOLUTION:** This electro-luminescence display device comprises, on an insulating substrate, a display pixel area 200 provided with a 1st thin film transistor for driving an electro-luminescence element with a cathode, a light emitting layer, and an anode, and a peripheral drive circuit area 250 provided with a 2nd thin film transistor for driving the 1st thin film transistor in the periphery of the display pixel area 200, and a cathode 167 is arranged outside of the peripheral drive circuit area 250.



## LEGAL STATUS

[Date of request for examination] 27.02.2002  
 [Date of sending the examiner's decision of rejection] 30.06.2003  
 [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
 [Date of final disposal for application]  
 [Patent number]  
 [Date of registration]  
 [Number of appeal against examiner's decision of rejection] 2003-14713  
 [Date of requesting appeal against examiner's decision of rejection] 30.07.2003  
 [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

# (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-231346

(P 2 0 0 0 - 2 3 1 3 4 6 A)

(43) 公開日 平成12年8月22日 (2000. 8. 22)

(51) Int. Cl. <sup>7</sup>	識別記号	F I	テマコード (参考)	
G09F 9/30	365	G09F 9/30	365	C 3K007
	338		338	5C094
H05B 33/14		H05B 33/14		A
33/26		33/26		Z

審査請求 未請求 請求項の数 2 O L (全 6 頁)

(21) 出願番号 特願平11-31385

(22) 出願日 平成11年2月9日 (1999. 2. 9)

(71) 出願人 000001889

三洋電機株式会社  
大阪府守口市京阪本通 2 丁目 5 番 5 号

(72) 発明者 古宮 直明

大阪府守口市京阪本通 2 丁目 5 番 5 号 三  
洋電機株式会社内

(72) 発明者 奥山 正博

大阪府守口市京阪本通 2 丁目 5 番 5 号 三  
洋電機株式会社内

(74) 代理人 100111383

弁理士 芝野 正雅

F ターム (参考) 3K007 AB05 BA06 DA02


5C094 AA22 BA29 CA19 DA09 EA07

(54) 【発明の名称】 エレクトロルミネッセンス表示装置

(57) 【要約】

【課題】 EL 素子の陰極に印加された電位によって、表示領域の有機 EL 素子を駆動する周辺駆動回路領域に設けられた相補型の TFT のバックチャネル発生による閾値の変動を抑制することにより、貫通電流発生を低減し消費電流の増大を抑制する EL 表示装置を提供する。

【解決手段】 絶縁性基板 110 上に、陰極 167、発光層 166 及び陽極 161 を備えたエレクトロルミネッセンス素子 160 を駆動する第 1 の薄膜トランジスタを備えた表示画素領域 200 と、この表示画素領域 200 の周辺に第 1 の薄膜トランジスタを駆動する第 2 の薄膜トランジスタを備えた周辺駆動回路領域 250 とを備えており、陰極 167 が周辺駆動回路領域 250 以外に設けられている。



## 【特許請求の範囲】

【請求項 1】 絶縁性基板上に、陰極、発光層及び陽極を備えたエレクトロルミネッセンス素子、及び該エレクトロルミネッセンス素子に信号を供給する第 1 の薄膜トランジスタ及び第 2 の薄膜トランジスタを備えた表示画素領域と、該表示画素領域の周辺に前記第 1 及び第 2 の薄膜トランジスタを駆動する第 3 の薄膜トランジスタを備えた周辺駆動回路領域とを備えており、前記陰極が前記表示画素領域に設けられており、前記周辺駆動回路領域には設けられていないことを特徴とするエレクトロルミネッセンス表示装置。

【請求項 2】 前記陰極は前記表示画素領域では共通に全面に設けられており、前記周辺駆動回路領域には設けられていないことを特徴とする請求項 1 に記載のエレクトロルミネッセンス表示装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、エレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。

## 【0002】

【従来の技術】 近年、エレクトロルミネッセンス (Electro Luminescence: 以下、「EL」と称する。) 素子を用いた EL 表示装置が、CRT や LCD に代わる表示装置として注目されており、例えば、その EL 素子を駆動させるスイッチング素子として薄膜トランジスタ (Thin Film Transistor: 以下、「TFT」と称する。) を備えた EL 表示装置の研究開発も進められている。

【0003】 図 3 に一般的な有機 EL 表示装置の平面図を示す。

【0004】 同図に示すように有機 EL 表示装置は、表示画素の有機 EL 素子を駆動するための第 1 及び第 2 の TFT を備えた表示画素領域 200 と、その表示画素領域の TFT を駆動する垂直側駆動回路 10 及び水平側駆動回路 20 からなり 1 点鎖線で示す周辺駆動回路領域 250 を備えている。

【0005】 図 4 に有機 EL 表示装置の 1 表示画素を示す平面図を示し、図 5 に有機 EL 表示装置の 1 表示画素の等価回路図を示し、図 6 (a) に図 4 中の A-A 線に沿った断面図を示し、図 6 (b) に図 4 中の B-B 線に沿った断面図を示す。

【0006】 図 4 及び図 5 に示すように、ゲート信号線 151 とドレイン信号線 152 とに囲まれた領域に表示画素が形成されている。両信号線の交点付近にはスイッチング素子である第 1 の TFT 130 が備えられており、その TFT 130 のソース 131 s は後述の保持容量電極 154 との間で容量をなす容量電極 155 を兼ねるとともに、有機 EL 素子を駆動する第 2 の TFT 140 のゲート 142 に接続されている。第 2 の TFT 140 のソース 141 s は有機 EL 素子の陽極 161 に接続

され、他方のドレイン 141 d は有機 EL 素子を駆動する駆動電源線 153 に接続されている。

【0007】 また、TFT の付近には、ゲート信号線 151 と並行に保持容量電極 154 が配置されている。この保持容量電極 154 はクロム等から成っており、ゲート絶縁膜 112 を介して第 1 の TFT 130 のソース 131 s と接続された容量電極 155 との間で電荷を蓄積して容量を成している。この保持容量 170 は、第 2 の TFT 140 のゲート 142 に印加される電圧を保持するために設けられている。

【0008】 まず、スイッチング用の TFT である第 1 の TFT 130 について説明する。

【0009】 図 6 (a) に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板 110 上に、クロム (Cr)、モリブデン (Mo) などの高融点金属からなるゲート電極 132 を兼ねたゲート信号線 151 及び A1 から成るドレイン信号線 152 を備えており、有機 EL 素子の駆動電源であり A1 から成る駆動電源線 153 を配置する。

【0010】 続いて、ゲート絶縁膜 112、及び多結晶シリコン (Poly-Silicon、以下、「p-Si」と称する。) 膜からなる能動層 131 を順に形成し、その能動層 131 には、いわゆる LDD (Lightly Doped Drain) 構造が設けられている。即ち、ゲート 132 の両側に低濃度領域 131 LD とその外側に高濃度領域のソース 131 s 及びドレイン 131 d が設けられている。

【0011】 そして、ゲート絶縁膜 112、能動層 131 及びストッパ絶縁膜 114 上の全面には、SiO<sub>2</sub> 膜、SiN 膜及び SiO<sub>2</sub> 膜の順に積層された層間絶縁膜 115 を設け、ドレイン 141 d に対応して設けたコンタクトホールに A1 等の金属を充填してドレイン電極 116 を設ける。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜 117 を設ける。

【0012】 次に、有機 EL 素子の駆動用の TFT である第 2 の TFT 140 について説明する。

【0013】 図 6 (b) に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板 110 上に、Cr、Mo などの高融点金属からなるゲート電極 142 を設け、ゲート絶縁膜 112、及び p-Si 膜からなる能動層 141 を順に形成し、その能動層 141 には、ゲート電極 142 上方に真性又は実質的に真性であるチャネル 141 c と、このチャネル 141 c の両側に、その両側にイオンドーピングを施してソース 141 s 及びドレイン 141 d が設けられている。

【0014】 そして、ゲート絶縁膜 112 及び能動層 141 上の全面には、SiO<sub>2</sub> 膜、SiN 膜及び SiO<sub>2</sub> 膜の順に積層された層間絶縁膜 115 を形成し、ドレイン 141 d に対応して設けたコンタクトホールに A1 等の金属を充填して駆動電源 150 に接続された駆動電源線 153 を配置する。更に全面に例えば有機樹脂から成り

表面を平坦にする平坦化絶縁膜117を形成して、その平坦化絶縁膜117のソース141sに対応した位置にコンタクトホールを形成し、このコンタクトホールを介してソース141sとコンタクトしたITO (Indium Tin Oxide) から成る透明電極、即ち有機EL素子の陽極161を平坦化絶縁膜117上に設ける。

【0015】有機EL素子160は、ITO等の透明電極から成る陽極161、MTDATA (4,4-bis(3-methylphenylphenylamino)biphenyl) から成る第1ホール輸送層162、及びTPD (4,4,4-tris(3-methylphenylphenylamino)triphenylamine) からなる第2ホール輸送層163、キナクリドン (Quinacridone) 誘導体を含む Be b q2 (10-ベンゾ[h]キノリノールベリリウム錯体) から成る発光層164及びBe b q2から成る電子輸送層165からなる発光素子層166、マグネシウム・インジウム合金から成る陰極167がこの順番で積層形成された構造である。この陰極167は、図4に示した有機EL表示装置を形成する基板110の全面、即ち紙面の全面に設けられている。図3においては、2点鎖線にて示した領域の全面に陰極167を設ける。

【0016】また有機EL素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。

【0017】次に、有機EL表示装置の周辺駆動回路について説明する。

【0018】周辺駆動回路領域には第3のTFTが形成されており、一方の垂直側駆動回路10は垂直側シフトレジスタ(SR)11とバッファ回路12からなっており、他方の水平側駆動回路20は水平側シフトレジスタ(SR)21、バッファ22及びソースラインスイッチ23からなっている。

【0019】図7に従来の水平側駆動回路を構成するバッファのTFT平面図を示し、図8に図7中のA-A線に沿った断面図を示す。

【0020】図7に示すように、バッファはインバータ400、500から成っている。

【0021】図8に従ってバッファの各TFTの構造について説明する。

【0022】石英ガラス、無アルカリガラス等からなる絶縁性基板510上に、クロム(Cr)、モリブデン(Mo)などの高融点金属からなるゲート電極511、ゲート絶縁膜512、及び多結晶シリコン膜からなる能動層513を順に形成する。

【0023】その能動層513には、ゲート電極511上のチャネル515、516と、チャネル515、516の両側に、チャネル515、516上のストッパ517をマスクにしてイオン注入されて形成されるソース5

18、521及びドレイン519、520が設けられている。このとき、図中右側のTFTはソース518及びドレイン519にリン(P)等の不純物イオンが注入されたn型チャネルTFTであり、図中左側のTFTはソース521及びドレイン520にボロン(B)等の不純物イオンが注入されたp型チャネルTFTである。

【0024】そして、ゲート絶縁膜512、能動層513及びストッパ517上の全面に、SiO<sub>2</sub>膜、SiN膜及びSiO<sub>2</sub>膜を積層させた層間絶縁膜522を形成し、ソース518、521及びドレイン519、520に対応して設けたコンタクトホールにA1等の金属を充填してソース電極523、525及びドレイン電極524を形成する。このとき、ドレイン519、520に接続されたドレイン電極524はn型チャネルTFTとp型チャネルTFTとで共通である。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜526を形成する。

【0025】更にその上には、図6(b)に示した有機EL表示素子161のマグネシウム・インジウム合金から成る陰極167が全面に設けられている。

【0026】こうしてn型チャネルTFT及びp型チャネルTFTからなるインバータ500が形成される。他方のインバータ400も同様の構造である。

【0027】以上のようにして、インバータ400、500を含む水平側駆動回路、垂直側駆動回路及び表示画素を備えた有機EL表示装置を得ることができる。

【0028】

【発明が解決しようとする課題】ところが、上述のように有機EL表示装置の周辺駆動回路領域及び表示画素領域の全面には、有機EL素子161の陰極167が設けられている。そのため、その陰極167によって各TFTにバックチャネルが発生してしまう。

【0029】ここで、図9にn型及びp型チャネルTFTのV<sub>g</sub>-I<sub>d</sub>特性を示す。図中、点線は初期特性を示し、実線は通電により特性が変化した状態を示している。

【0030】同図に示すように、初期においてはゲート電圧V<sub>g</sub>が0Vのときにn型及びp型チャネルTFTともにリーク電流は流れないが、通電した場合、陰極に印加された電位によって、p型チャネルTFTの特性は左にシフトし、n型チャネルTFTの特性は右にシフトし、いずれもV<sub>g</sub>=0Vの際にリーク電流が流れてしまう。

【0031】特に、周辺駆動回路のTFTはp型チャネル及びn型チャネルからなる相補構造を成しているため、主として高電圧が印加される場合にはp型チャネルTFTの閾値電圧の変動が生じ、また主として低電圧の信号が印加される場合にはn型チャネルTFTの閾値電圧の変動が生じ、ゲート電極V<sub>g</sub>=0のときに電流、即ち貫通電流が流れてしまう。その変動による貫通電流の

発生により、消費電流が増大してしまうという欠点があった。

【0032】そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、周辺駆動回路領域上に陰極を設けず表示画素領域のみに設けるようにすることによって、閾値電圧の安定したTFTを得て消費電流の増大を抑制したEL表示装置を提供することを目的とする。

【0033】

【課題を解決するための手段】本発明のEL表示装置は、絶縁性基板上に、陰極、発光層及び陽極を備えたエレクトロルミネッセンス素子、及び該エレクトロルミネッセンス素子に信号を供給する第1の薄膜トランジスタ及び第2の薄膜トランジスタを備えた表示画素領域と、該表示画素領域の周辺に前記第1及び第2の薄膜トランジスタを駆動する第3の薄膜トランジスタを備えた周辺駆動回路領域とを備えており、前記陰極が前記表示画素領域に設けられており、前記周辺駆動回路領域には設けられていないものである。

【0034】また、上述のEL表示装置の前記陰極は前記表示画素領域では共通に全面に設けられており、前記周辺駆動回路領域には設けられていないEL表示装置である。

【0035】

【発明の実施の形態】以下に本発明のEL表示装置について説明する。

【0036】図1に有機EL表示装置の平面図を示す。

【0037】図1に従って本発明のEL表示装置を有機EL表示装置の採用した場合について説明する。

【0038】なお、本発明のEL表示装置の表示画素領域の各TFTの構造は、図4中の第1のTFT130及び第2のTFT140の構造と同じであるので説明は省略する。

【0039】図1に示すように、有機EL表示装置は、絶縁性基板100上に、第3のTFTから成る水平側駆動回路20及び垂直側駆動回路10を備えた周辺駆動回路250と、有機EL表示装置の表示画素を備えた表示画素領域200とが形成されている。周辺駆動回路領域には第3のTFTが形成されており、一方の垂直側駆動回路10は垂直側シフトレジスタ(SR)11とバッファ回路12からなっており、他方の水平側駆動回路20は水平側シフトレジスタ(SR)21、バッファ22及びソースラインスイッチ23からなっている。

【0040】一方の表示画素領域には、図4に示したように、ゲート信号線151、ドレイン信号線152、これらの両信号線151、152の交点に形成され図6(a)に示したTFT、及び図6(b)に示したTFT上に形成した有機EL素子がマトリクス状に配列されている。

【0041】この表示画素領域200には、その全面に有機EL素子161の陰極167が形成されている。

【0042】ここで、他方の1点鎖線で示す周辺駆動回路領域250について説明する。

【0043】周辺駆動回路領域250には、既述の通り、水平駆動回路20、垂直駆動回路10、及び電源電圧等を供給する入力配線24が設けられている。

【0044】図2に図7に示した周辺駆動回路のうちのインバータ500の断面図を示す。

【0045】同図に示すように、絶縁性基板110上にゲート電極511を設けた構造から平坦化絶縁膜を設けた構造までは図8に示した構造と同じであるので説明は省略する。

【0046】平坦化絶縁膜526を形成した上には、表示画素領域200に形成した有機EL素子160の陰極167は形成しない。

【0047】即ち、陰極167の形成は、表示画素領域200を除く周辺駆動回路領域250を覆うことのできる例えば金属から成るマスクを平坦化絶縁膜526上に載置して、陰極167の材料であるマグネシウム・インジウム合金を平坦化絶縁膜526上に蒸着法を用いて堆積することにより行う。そうすることにより、周辺駆動回路領域250以外の表示画素領域200にのみ陰極167を形成することができる。

【0048】このように、陰極167を表示画素領域にのみ形成することにより、n型及びp型チャネルTFTを備えたインバータ及びクロックドインバータの通電による特性の変化が抑制できることになる。

【0049】従って、閾値電圧の変動が抑制できるので、貫通電流の発生を抑制することができるため消費電流が増大することを防止できる。

【0050】なお、上述の各実施の形態においては、ゲート電極が能動層よりも下、即ち基板側に備えられたいわゆるボトムゲート型TFTの場合について説明したが、本発明はそれに限定されるものではなく、ゲート電極が能動層の上側にあるいわゆるトップゲート型TFTの場合にも適用は可能であり、ボトムゲート型TFTの場合と同様の効果が得られるものである。

【0051】また、周辺駆動回路領域250は、表示画素領域200内の第1及び第2のTFT130、140を駆動するための信号を供給するための水平駆動回路10及び垂直駆動回路20を構成する第3のTFTを備えた領域のことをいう。

【0052】また、有機EL素子の陰極167は、陽極161に対向した電極として少なくとも表示画素領域200に形成されていれば良い。もちろん、例えば、平面的に見て水平駆動回路20と垂直駆動回路30との間に陰極167が形成されていても良く、周辺駆動回路領域250に形成されていなければよい。好ましくは上述のように表示画素領域200にのみ形成すればよい。

【0053】また、有機EL素子を形成した基板100に信号を供給するための信号配線領域24上には有機E

7

L素子の陰極167が存在しても良いが、信号配線に寄生容量発生等の悪影響を低減するためには存在しないほうが好ましい。

【0054】更に、上述の各実施の形態においては、本発明を有機EL表示装置に採用した場合について説明したが、本発明はそれに限定されるものではなく、無機EL表示装置にも採用が可能であり、有機EL表示装置に採用した場合と同様の効果を奏するものである。

【0055】

【発明の効果】本発明によれば、閾値電圧の安定したTFTを得て消費電流の増大を抑制したEL表示装置を得ることができる。

【図面の簡単な説明】

【図1】本発明のEL表示装置の平面図である。

【図2】本発明の周辺駆動回路の一部断面図である。

【図3】従来のEL表示装置の平面図である。

【図4】EL表示装置の表示画素の平面図である。

【図5】EL表示装置の等価回路図である。

【図6】EL表示装置の断面図である。

【図7】従来の周辺駆動回路のバッファ回路の平面図である。


【図8】従来の周辺駆動回路の断面図である。

【図9】n型及びp型チャンネルTFTのV<sub>g</sub>-I<sub>d</sub>特性図である。


【符号の説明】

100, 110, 510	絶縁性基板
160	有機EL素子
161	陽極
167	陰極
511	ゲート電極
513, 521	能動層
518, 521	ソース
519, 520	ドレイン
515	n型チャンネル
516	p型チャンネル
517	ストップ
522	層間絶縁膜
526	平坦化絶縁膜


【図1】




【図5】





【図2】




【図3】




【図 6】



【圖 7】



【図 8】



【図9】

